芯片設(shè)計(jì)崗位職責(zé)精選10篇
在不斷進(jìn)步的時(shí)代，崗位職責(zé)使用的情況越來越多，崗位職責(zé)是指一個(gè)崗位所需要去完成的工作內(nèi)容以及應(yīng)當(dāng)承擔(dān)的責(zé)任范圍，職責(zé)是職務(wù)與責(zé)任的統(tǒng)一，由授權(quán)范圍和相應(yīng)的責(zé)任兩部分組成。相信很多朋友都對(duì)制定崗位職責(zé)感到非常苦惱吧，以下是小編為大家整理的芯片設(shè)計(jì)崗位職責(zé)，歡迎閱讀與收藏。
芯片設(shè)計(jì)崗位職責(zé)1
1、精通verilog語言
2、熟悉nlint/spyglass/vcs等相關(guān)工具
3、了解uvm方法學(xué)
4、 2~3年芯片設(shè)計(jì)經(jīng)驗(yàn)
5、 1個(gè)以上asic項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)
6、精通amba協(xié)議
7、良好的溝通能力和團(tuán)隊(duì)合作能力
芯片設(shè)計(jì)崗位職責(zé)2
主要職責(zé)：
負(fù)責(zé)soc模塊設(shè)計(jì)及rtl實(shí)現(xiàn)。
參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。
參與數(shù)字soc芯片模塊級(jí)的`前端實(shí)現(xiàn)，包括dc，pt，formality，dft（可測）設(shè)計(jì)，低功耗設(shè)計(jì)等。
負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。
精通tcl或perl腳本語言優(yōu)先。
崗位要求：
1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷；5年以上工作經(jīng)驗(yàn)，具有成功芯片流片經(jīng)驗(yàn)優(yōu)先；
2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識(shí)。
芯片設(shè)計(jì)崗位職責(zé)3
1、邏輯綜合，形式驗(yàn)證及靜態(tài)時(shí)序分析；
2、規(guī)劃芯片總體dft方案；
3、實(shí)現(xiàn)scan，boardary scan，bist和analog micro測試等機(jī)制，滿足測試覆蓋率要求；
4、測試向量生成及驗(yàn)證，參與ate上測試向量的調(diào)試；
5、編寫文檔，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
芯片設(shè)計(jì)崗位職責(zé)4
職責(zé)描述:
參與芯片的架構(gòu)設(shè)計(jì)，和算法的硬件實(shí)現(xiàn)和優(yōu)化、
完成或指導(dǎo)工程師完成模塊級(jí)架構(gòu)和RTL設(shè)計(jì)
根據(jù)時(shí)序、面積、性能、功耗要求，優(yōu)化RTL設(shè)計(jì)
參與芯片開發(fā)全流程，解決芯片設(shè)計(jì)過程中的技術(shù)問題，確保設(shè)計(jì)、驗(yàn)證、時(shí)序達(dá)成
支持軟件、驅(qū)動(dòng)開發(fā)和硅片調(diào)試
任職要求:
電子工程、微電子或相關(guān)專業(yè)，本科或碩士6年以上工作經(jīng)驗(yàn)
較強(qiáng)的verilogHDL能力和良好的代碼風(fēng)格，能夠根據(jù)需求優(yōu)化設(shè)計(jì)
熟悉復(fù)雜的數(shù)據(jù)通路與控制通路的邏輯設(shè)計(jì)，有扎實(shí)的時(shí)序、面積、功耗、性能分析能力，較強(qiáng)的調(diào)試、ECO和硅片調(diào)試能力
熟悉前端設(shè)計(jì)各個(gè)流程，包括構(gòu)架、設(shè)計(jì)、和驗(yàn)證，熟悉常用EDA仿真和實(shí)現(xiàn)工具
較強(qiáng)的script能力，比如Perl，Python，Ruby，或相關(guān)語言
具備以下任一經(jīng)驗(yàn)者尤佳:熟悉計(jì)算機(jī)體系結(jié)構(gòu)相關(guān)知識(shí)、熟悉CPU或GPU軟硬件系統(tǒng)架構(gòu)、熟悉低功耗設(shè)計(jì)
較強(qiáng)的.解決問題能力，良好的溝通能力和團(tuán)隊(duì)協(xié)作和領(lǐng)導(dǎo)能力
良好的英文文檔閱讀與撰寫能力
芯片設(shè)計(jì)崗位職責(zé)5
主要職責(zé):
1、負(fù)責(zé)SOC模塊設(shè)計(jì)及RTL實(shí)現(xiàn)。
2、參與SOC芯片的子系統(tǒng)及系統(tǒng)的頂層集成。
3、參與數(shù)字SOC芯片模塊級(jí)的'前端實(shí)現(xiàn),包括DC,PT,Formality,DFT(可測)設(shè)計(jì),低功耗設(shè)計(jì)等。
4、負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。
5、精通TCL或Perl腳本語言優(yōu)先。
崗位要求:
1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷;5年以上工作經(jīng)驗(yàn),具有成功芯片流片經(jīng)驗(yàn)優(yōu)先;
2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識(shí)。
芯片設(shè)計(jì)崗位職責(zé)6
負(fù)責(zé)芯片設(shè)計(jì)項(xiàng)目中數(shù)字前端設(shè)計(jì)開發(fā)工作,包括文檔編寫,RTL編碼、形式驗(yàn)證、綜合時(shí)序驗(yàn)證等工作,實(shí)現(xiàn)芯片功能、性能要求等;
任職要求:
1.電子工程,微電子相關(guān)專業(yè)本科及以上學(xué)歷;3年以上前端設(shè)計(jì)開發(fā)工作經(jīng)驗(yàn);
2.熟悉ASIC設(shè)計(jì)流程,熟練使用Verilog,熟練使用各種EDA工具,熟悉邏輯綜合工具等;
3.有豐富的頂層設(shè)計(jì)和前端IP集成經(jīng)驗(yàn)優(yōu)先;有算法開發(fā)經(jīng)驗(yàn),可高效的實(shí)現(xiàn)算法到AISC映射者優(yōu)先;
4.熟悉PCIeAXI等協(xié)議,內(nèi)部總線互聯(lián)設(shè)計(jì)及深度學(xué)習(xí)背景者優(yōu)先;
5.具有良好的溝通能力和團(tuán)隊(duì)合作精神。有豐富的頂層設(shè)計(jì)和前端IP集成經(jīng)驗(yàn)優(yōu)先;有算法開發(fā)經(jīng)驗(yàn),可高效的`實(shí)現(xiàn)算法到AISC映射者優(yōu)先;職責(zé)描述:
負(fù)責(zé)芯片設(shè)計(jì)項(xiàng)目中數(shù)字前端設(shè)計(jì)開發(fā)工作,包括文檔編寫,RTL編碼、形式驗(yàn)證、綜合時(shí)序驗(yàn)證等工作,實(shí)現(xiàn)芯片功能、性能要求等;
任職要求:
1.電子工程,微電子相關(guān)專業(yè)本科及以上學(xué)歷;3年以上前端設(shè)計(jì)開發(fā)工作經(jīng)驗(yàn);
2.熟悉ASIC設(shè)計(jì)流程,熟練使用Verilog,熟練使用各種EDA工具,熟悉邏輯綜合工具等;
3.有豐富的頂層設(shè)計(jì)和前端IP集成經(jīng)驗(yàn)優(yōu)先;有算法開發(fā)經(jīng)驗(yàn),可高效的實(shí)現(xiàn)算法到AISC映射者優(yōu)先;
4.熟悉PCIeAXI等協(xié)議,內(nèi)部總線互聯(lián)設(shè)計(jì)及深度學(xué)習(xí)背景者優(yōu)先;
5.具有良好的溝通能力和團(tuán)隊(duì)合作精神。
芯片設(shè)計(jì)崗位職責(zé)7
職位描述
1. ARM SOC架構(gòu)設(shè)計(jì)
2. ARM SOC頂層集成
2. ARM SOC的模塊設(shè)計(jì)
任職要求Must have:
1.精通Verilog語言
2.了解UVM方法學(xué);
3. 2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);
4. 1個(gè)以上的SOC項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)
5.精通AMBA協(xié)議
6.良好的'溝通能力和團(tuán)隊(duì)合作能力
Preferred to have:
1. ARM子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)
2. AMBA總線互聯(lián)設(shè)計(jì)
3. DDR3/4, SD/SDIO設(shè)計(jì)經(jīng)驗(yàn)
4. UART/SPI/IIC設(shè)計(jì)調(diào)試經(jīng)驗(yàn)
5.芯片集成經(jīng)驗(yàn)
芯片設(shè)計(jì)崗位職責(zé)8
1、本科及以上學(xué)歷，電子相關(guān)專業(yè)，熟悉IC設(shè)計(jì)與驗(yàn)證技術(shù)；
2、熟悉verilog和面向?qū)ο缶幊�，有芯片設(shè)計(jì)驗(yàn)證項(xiàng)目經(jīng)驗(yàn)者優(yōu)先；
3、掌握system verilog或熟悉UVM、VMM者優(yōu)先。
芯片設(shè)計(jì)崗位職責(zé)9
職責(zé)描述：
1、帶領(lǐng)團(tuán)隊(duì)進(jìn)行無線通信gan doherty功放芯片開發(fā)，全面負(fù)責(zé)團(tuán)隊(duì)的技術(shù)工作；
2、完成公司產(chǎn)品開發(fā)任務(wù)，帶領(lǐng)團(tuán)隊(duì)進(jìn)行產(chǎn)品開發(fā)到轉(zhuǎn)產(chǎn)量。
任職要求：
1、碩士及以上學(xué)歷，電磁場與微波技術(shù)、微電子、物理電子、通信相關(guān)專業(yè)；
2、具備8年以上通信類gan doherty功放芯片設(shè)計(jì)經(jīng)驗(yàn)；
3、對(duì)電路拓?fù)浣Y(jié)構(gòu)由比較深入的理解；
4、可根據(jù)產(chǎn)品規(guī)格要求，選擇合適的.電路及工藝方案，帶領(lǐng)團(tuán)隊(duì)獨(dú)立開展設(shè)計(jì)、調(diào)試等工作；
5、具有通信類gan doherty功放芯片成功開發(fā)及量產(chǎn)經(jīng)驗(yàn)者，可優(yōu)先考慮。
芯片設(shè)計(jì)崗位職責(zé)10
1、根據(jù)系統(tǒng)工程師的要求，設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c，spi，uart等)。
2、根據(jù)系統(tǒng)工程師的要求，設(shè)計(jì)相應(yīng)的'寄存器控制模塊，校驗(yàn)算法，狀態(tài)機(jī)。
3、熟悉后端流程，可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。
4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證，搭建mcu，fpga的驗(yàn)證平臺(tái)，參與芯片的數(shù)字部分測試。
【芯片設(shè)計(jì)崗位職責(zé)】相關(guān)文章：
芯片設(shè)計(jì)的崗位職責(zé)10篇01-24
芯片設(shè)計(jì)的崗位職責(zé)(10篇)01-24
芯片設(shè)計(jì)崗位職責(zé)(精選10篇)12-18
芯片設(shè)計(jì)崗位職責(zé)(10篇)12-18